(19)日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平7-235680

(43)公開日 平成7年(1995)9月5日

FΙ 識別記号 庁内整理番号 技術表示箇所 (51) Int.Cl.* H01L 29/786 21/336 21/265 9056-4M H01L 29/78 311 P 21/ 265 審査請求 未請求 請求項の数1 OL (全 5 頁) 最終頁に続く

(21) 出願番号 特膜平6-25800

平成6年(1994)2月24日 (22)出版日

(71) 出廣人 000003078

株式会社東芝

神奈川県川崎市幸区場川町72番地

(72)発明者 後藤 康正

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 瀬戸 俊祐

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内

(72)発明者 川久 慶人

神奈川県川崎市幸区小向東芝町1番地 株

式会社東芝研究開発センター内


(74)代理人 弁理士 則近 憲佑

(54) 【発明の名称】 薄膜トランジスタの製造方法

(57)【要約】

【目的】 製造工程を煩雑化することなしに、低リーク 電流のTFTを提供する。

【構成】 多結晶シリコンをチャネルに有するトップゲ ート型薄膜トランジスタにおいて、ソース・ドレイン領 域にイントリンシック領域、低不純物濃度領域、高不純 物濃度領域を有する薄膜トランジスタをゲート電極を同 -のマスクを用いて、2回のエッチング工程と、1回の 不純物注入工程で形成する薄膜トランジスタの製造方 法。



【特許請求の範囲】

【請求項1】絶縁基板上に半導体層を形成する工程と、この半導体層上に底面が広がったゲート電機を形成する工程と、このゲート電機をマスケとして前記半導体層に不範物を導入しソース・ドレイン領域形成する工程と、前記ゲート電極の側面をエッチングする工程とを具備することを特徴とする薄膜トランジスタの製造方法。

【発明の詳細な説明】

[4001]

【産業上の利用分野】本発明は、薄膜トランジタの製造 方法に関する。

[00002]

【従来の技術】プラズマ、発光ダイオード、液晶等の表 子デバイスは、表示部の薄型化が可能であり、事務機器 やコンピュータ等の表示装置あるいは特殊な表示装置へ ご用途として要求が高まっている。

【0003】 これらの中で、非晶質であるアモルファス・プリコン(aーSi)または結晶を持ったシリコン(ボリシリコン、polyーSi)を用いた薄膜トランジスタ(TFT)をスイッチング素子としてマトリックフ上に配した液晶表示装置(TFT-LCD)は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。

【0004】特にpoly-5;を用いたTFTは、aーS:TFTよのも移動度が:0から100倍程度高く、その利点を利用して画素スイッチング素子して用いるだけでなく、周辺駆動问路にpoly-SiTFTを用いて、画素TFTと駆動回路TFTを同一基板上に同時に形成する駆動回路一体型TFT-LCDの研究開発が盛んに行われている。

【9005】poly-SiTFTは、a-SiTFTに比。移動度は高いが、他方リーク電流(TFTがOFFのとき流れてしまうリーク電流)がa-SiTFTに比べ高いという難点がある。駆動回路を構成する場合には、特に問題にならないが画素スイッチングに用いた場合は、画質劣化の原因となる。

【0006】そのため、画素に用いるpply-SiTFTには、さまざまに構造上に工夫をこうしたものがある。その一例として、オフセット構造を持ったTFTを製造する場合、ソースドレイン領域、オフセット領域を形成するために、フォトリソグラフィー工程が2回必要である。従って露光のために少くとも2つのマスクが必要であり、それにようPEP工程等の露光工程も夫々必要となり、工程が傾雑化するという問題があった。

[0007]

【発明が解決しようとする課題】従来の薄膜トランジタン製造方法は、ドーク電流の低減化に有利なオフセット構造を有するものの、少くとも2つのマスクを必要とする2回の露光工程が必要で工程が煩雑化する問題があった。

【0008】本発明は上記問題点に鑑みてなされたもので、1回の霧光工程でオフセット構造を形成でき、製造工程数を簡略化した薄膜トラシェスタの製造方法の提供を目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために、本発明は絶縁基板上に半導体層を形成する工程と、この半導体層上に底面が広がったゲート電極を形成する工程と、このゲート電極をマストとして前記半導体層に不純物を導入しソース・ドレイト領域を形成する工程と、前記ゲート電極の側面をエッチングする工程とを具備することを特徴とする薄膜トランジスマの製造方法を提供するものである。ここで、半導体は以後半導体や日上で接等の化合物半導体であっても良いが、液晶表示装置に使用した際の画質向上面からシシコンが好ましい。【0010】

【作用】透明絶縁性基板上に、薄膜トランジスタを製造する際、ゲート電極のエッチング工程、「純物注人工程、再エッチング工程を、同一のマスクで行うことにより、サブミクロンあるいはミクロンオーダのオフセット領域の製造工程を簡略化することができる。それによりコストの低下、歩留まりの向上が可能となる。

[0011]

【実施例】以下、本発明の詳細を図示に実施例により説明する。

(実施例1)実施例:を図:に従い説明する。図1には n チャネルコプラナ型TFTの製造工程を示している。 【 0 0 1 2 】最初にガラス基板・石英基板等からなる透光性絶縁基板1 0 1 上にC V D法により 1 ファ 層となる Si O x 膜 1 0 2 を 1 0 0 n m 程度被着する。 さらに C V D 法により 1 ー Si : H 膜を S 0 n m 被 着し、 4 5 0 度で 1 時間炉 アニールを行った後、例えば X e C ー エキシマンーザアニールにより 1 ー Si : H 膜を溶 融 再 結

晶化させpoly-S:膜103を形成する。その後、フォトリソグラフィ等によりpoly-Si膜103をパターニング、エッチングし、島状に加工する(図1(a)):

【0013】次に、CVD法によりゲート絶縁膜として SiOx膜104を100nm被育した後、ゲート電極 として例えば燐ドーブローSi膜103を400nm被 着する「図1(b))。

【0014】フォトリソグラフィによりレジスト、感光性ボリイミド(06等をコターニ)力した後に、ゲート電極() Taを例えばじDB法等により円 = 25%の角度がつてようにエッチングを行う一副(コンタ

【0015】次にレジスト、ボリ・ミド軍の剥離を行わず、イオン注入、イオントービンド法により噂を注入する。イオン注入法の場合、例えば知速電圧は100 ke ∇ 、ドード量は5 \times 10 15 c m^{-2} とする。確とすりは上部にゲート電極が存在しないソース・ドレイン領域10

3には燐イオンがヘビードープされる、この領域に電気的に隣接してゲートテーバ端部を通過して燐イオンが注入される領域、つまりライトリッドープされた領域10 →、さらに隣接して膜厚が215nm以上あるテーバ部直下の活性層領域、すなわちイントリンシック5:のままである領域11:が得られる(図1:d) →

【①)16】次にレジスト・ボードミド等の刺離を行わず、CDE法によるエッチング時に用いたままの状態できるに、RIE法に異方性エッチング時のマスフとして使用する。RIE法によりサ2 = x T度のテード角でイート電極を再エッチングすると約ヵ00mmのオフをがある。このときの活性層及びゲート電極の状態について記載する。そのときの活性層及びゲート電極の状態について記載する。チャネルに隣接して前記ライトリッドーで(LDD)鎖域109、イントランシック8ェ領域(オフセット領域)110がソース・ドレイン領域の一部として加わる(図1(e))。

【0017】この後レジスト等の剥離を行った後、APCVD法により層間絶縁膜!11を400nm程度被着する(図1日))。次に、例えばXeC1 エキシマレーザアニールによりフース・ドレイン領域、ゲート電極:07bの活性化を行う。この時のレーザエネルギーは約200m I_{10} c m^{2} とすれば、十分に活性化ができる。レーザ活性化法を用いた場合不純物の拡散長は、たかだか60nm程度であるので約540nm (0) 52m)のオフセット領域!109 形成される。さらに、LDD領域109とオフセット領域110を同時に溶融させるために、良好な n_{10} 1接合を形成できることも、リーク電流低域に寄与している(図1/8)。

【0018】 さらに、フォトリソグラフィによりコンタクトホール日を開孔し(図1(h))、ソース・ドレイン電極として例えばAI膜をスパッタリング法により成膜する。フォトリソグラフィ等によりソース・ドレイン電極112にパターニングして、nチャネルコプラナ型TFTが完成する(図1(i))。

【り019】ここでゲート電橋107a、107bのデールー加工について説明を加える。ゲート電橋をデーバエッチングする際、図2に示したようにゲート電橋107aのデート角を41度とする。次に、レジスト等の剥離を行わずそのままゲート電橋107aをマアクとして不純物を注入する。さらに、前記ケート電橋107aエッチング時に用いたレジスト等をマアクとし、ゲート電橋107aにエッチンが時に用いたレジスト等をマアクとし、ゲート電橋107aにエッチが断重点あるいは垂直に近い角度

(9) になるように再エッチングを行ってゲート電橋 (0) にを形成する。この時、(9) ン(9) なる条件でエッチングすることは、言うまでもない、ゲート電橋 (0) では、ゲート絶縁膜 (0) は、チャネル領域に隣接したインの領域の長さ((1) と、チャネル領域に隣接したイン

トリンシックボリシリコンのいわゆるエコセット領域の長さ(L_0) の制御は、ケート運輸、のアイ、1075の膜厚、イナン加速電圧、ゲート運輸デート部の角度(H_1 、 H_2) 等によって制御する。この時の活性層103中の平均不純物密度を図るに示す。このように、1度の不純物注入工程で、ゲート電極端1075からの距離により、高下純物濃度領域1037ン L_1 2、低不純物濃度領域10(L_0 20)の3領域を形成することができる。

【)) 2) 】また、ゲート電幅を上記条件($m_2 > 9$ 」 にで2 i でエッチングした後、ゲート電幅をアスクとして、さらに不純物を低濃度で注入するとi i i i とることもできる。

【り0022】この製造方法によれば、オフセット領域を 形成するために新たなマスケを必要としない。従ってそ の分の食分のPEP工程等がなくなり、大幅に工程を簡 略化することができる。

【0023】本発明のTFTにおいては、容易にオフセット構造を形成することができり一ケ電流を7・10 -11 A程度に低減でき、ケート電極にテーバがついているにも関わらず、前記ゲート電極直下のゲート絶縁膜中に燐イナンが注入されずTFTの信頼性が向上する。

《実施例』: 本実施例が、実施例1 と異なる点は、半導 体がら主以外の半導体である化合物半導体には1人まで あり、ゲート電極がWNxのショットキー電極になった ことにある。この場合、実施例しの様なゲート絶縁膜は 必要ないので、SI基板上にGaAs層を形成してお き、このGaAs層上にさらに形成したデーバ形状(底) 面が広がった台形) のゲート電極から不純物をイオン注 入してソース・ドレイン領域を形成し、この後、デート 電極の側面を実施例(と同様にエッチングする。エッチ ングした下部のGaAs層がオフセット領域となる。こ れによって実施例1とは材料系は異なるもののGaAs を用いたコプラナ型TFTをオフセット領域を持った構 造で実施例1と同様に开成することができる。甲第1号 証かについても、実施例1と同様に多する事ができる。 【0024】なお、本発明では、ココラナ型TPTにつ いて説明したが、本発明の主旨を逸脱しない範囲におい て、さまさまに変形することができる。例えばソース・ ドレイン領域、チャマル領域よりもゲート電機が上にく るTFT、例えばスタガ型TFTについても同様に実施 することができる。また、n チャネルまたはp チャネル タイプのTFTに適用することができるのは言うまでも ない。ゲート電極材料については、高融点金属、その経

過物、窒化物などが使用でき、また、ゲート絶縁膜につ

いては、窒化シリコン、窒化酸化シリコン等が使用でき、さらには、ソース・ドレイン領域、チャネリ領域については、、多結晶、非晶質の各種半導体を使用することができる。

[0025]

【発明の効果】本発明により、オフセット領域を形成するためのフォト ナソグラフィエ程を削除し、製造工程を 簡略化することができる。それによりコストの低下、歩 留まりの向上が可能となる。

【図面の簡単な説明】


【図1】 本発明の実施例を工程順に示した断面図。

【図2】 本発明の実施例の要部拡大図。


【図3】 本発明の実施例を説明する図。 【符号の説明】

- 101 基板
- 103 バッファ層
- 103 多結晶シリコンチャネル
- 104 ゲート絶縁膜
- 107a.107b ゲート電極
- 108 ソース・ドレイン領域
- 109 低不純物濃度領域
- 110 オフセット領域
- 111 層間絶縁膜

【図1】



ケート電極関和30の距離



フロントページの続き

 (51) [nt, Cl. 6]
 識別記号
 庁内整理番号
 FI
 技術表示箇所

 9056-4M
 HOIL 29/78
 311 号